收藏本站
收藏 | 投稿 | 论文排版

高性能浮点乘法的设计

王永  夏宏  
【摘要】:本文介绍了一种符合IEEE754浮点标准的全流水结构的32位浮点乘法器,在该浮点乘法器中,提出一种Booth编码的华莱士树压缩结构,减小了关键路径延时,明显地提高了浮点乘法器的性能,且结构更规则,易于VLSI实现。整个设计采用Verilog HDL语言结构级描述实现。

知网文化
【相似文献】
中国期刊全文数据库 前10条
1 W. R. Wittmayer;宋德芬;;数组处理机提供高处理速度[J];计算机研究与发展;1980年04期
2 孙清茂;;150-AP高速阵列处理机[J];石油地球物理勘探;1982年04期
3 刘玉兰;150-AP浮点乘法器的设计[J];计算机研究与发展;1983年05期
4 钟卓新;;第三代数字信号处理器简介[J];通信技术;1987年01期
5 程经霖;RISC技术的新进展[J];系统工程与电子技术;1988年11期
6 齐简;;可擦可编程逻辑器件——新器件[J];微计算机信息;1988年02期
7 许琪,沈绪榜,钱刚,李莉,赵宁;LSRISC 32位浮点阵列乘法器的设计[J];微电子学与计算机;2001年04期
8 钱刚,李莉,沈绪榜;一种适用于多媒体处理器的MAC单元的设计[J];计算机研究与发展;2002年07期
9 卢君明,林争辉;一种新型的晶体管级改进Booth编码单元电路[J];微电子学;2002年03期
10 李国峰;基于VHDL语言的浮点乘法器的硬件实现[J];南开大学学报(自然科学版);2002年04期
中国硕士学位论文全文数据库 前1条
1 郭向东;离散余弦变换的研究与硬件设计[D];上海交通大学;2007年
 快捷付款方式  订购知网充值卡  订购热线  帮助中心
  • 400-819-9993
  • 010-62982499
  • 010-62783978