收藏本站
收藏 | 投稿 | 手机打开
二维码
手机客户端打开本文

一种选择折叠计数状态转移的BIST方案

梁华国  方祥圣  蒋翠云  欧阳一鸣  易茂祥  
【摘要】:提出了一种选择折叠计数状态转移的BIST方案,它是在基于折叠计数器的基础上,采用LFSR编码折叠计数器种子,并通过选定的存储折叠距离来控制确定的测试模式生成,使得产生的测试模式集与原测试集相等·既解决了测试集的压缩,又克服了不同种子所生成的测试模式之间的重叠、冗余·实验结果证明,建议的方案不仅具有较高的测试数据压缩率,而且能够非常有效地减少测试应用时间,平均测试应用时间仅仅是类似方案的4%·

知网文化
【相似文献】
中国期刊全文数据库 前20条
1 张惠国;徐彦峰;曹正州;于大鑫;于宗光;;FPGA逻辑资源重配置测试技术研究[J];固体电子学研究与进展;2011年03期
2 谈恩民;詹琰;;结合预确定距离的BIST测试矢量优化[J];微电子学与计算机;2011年09期
3 欧阳一鸣;牛丽义;梁华国;;片上网络通信架构的BIST测试方法[J];电信科学;2011年08期
4 陈田;梁华国;易茂祥;王伟;黄正峰;张敏生;;基于随机访问扫描的低功耗确定性测试方案[J];中国科学技术大学学报;2011年08期
5 张志超;侯立刚;吴武臣;;基于March C+算法的SRAM BIST设计[J];现代电子技术;2011年10期
6 许川佩;胡旭;;一种片上网络路由测试方法研究[J];微电子学与计算机;2011年07期
7 吴孝银;;基于减少确定位的动态LFSR重新播种方法[J];宿州学院学报;2011年05期
8 ;[J];;年期
9 ;[J];;年期
10 ;[J];;年期
11 ;[J];;年期
12 ;[J];;年期
13 ;[J];;年期
14 ;[J];;年期
15 ;[J];;年期
16 ;[J];;年期
17 ;[J];;年期
18 ;[J];;年期
19 ;[J];;年期
20 ;[J];;年期
中国重要会议论文全文数据库 前10条
1 李鑫;梁华国;陈田;王伟;易茂祥;;基于折叠计数器的低功耗确定BIST方案[A];2011中国仪器仪表与测控技术大会论文集[C];2011年
2 崔伟;冯建华;;一种基于Loopback结构的RFIC内建自测试方法[A];第十四届全国容错计算学术会议(CFTC'2011)论文集[C];2011年
3 杨婷;邝继顺;;基于测试片段间转移的低功耗BIST实现[A];第四届中国测试学术会议论文集[C];2006年
4 朱彦卿;何怡刚;阳辉;刘美容;王玺;;一种高速ADC静态参数的内建自测试结构[A];第四届中国测试学术会议论文集[C];2006年
5 杨懿;周瑞华;黄维康;;变长序列重复播种内建自测试方案探讨[A];第三届中国测试学术会议论文集[C];2004年
6 谈恩民;刘建军;钱文武;施文康;;基于SoC的BIST静态功耗优化设计[A];2007'中国仪器仪表与测控技术交流大会论文集(二)[C];2007年
7 雷加;刘伟;;模数混合信号的可测性设计方法研究[A];中国仪器仪表学会第九届青年学术会议论文集[C];2007年
8 汪昱;邝继顺;;用于I_(DDT)测试的BIST测试向量生成器[A];第三届中国测试学术会议论文集[C];2004年
9 丁颖;殷燕芬;;基于IP核测试复用的内核测试壳单元的设计研究[A];2005中国通信集成电路技术与应用研讨会论文集[C];2005年
10 刘建军;刘伟;康跃明;;一种新型低峰值功耗的BIST设计研究[A];2007'中国仪器仪表与测控技术交流大会论文集(二)[C];2007年
中国博士学位论文全文数据库 前10条
1 朱敏;电子系统内建自测试技术研究[D];哈尔滨工业大学;2010年
2 孙秀斌;混合信号电路故障诊断的内建自测试(BIST)方法研究[D];电子科技大学;2004年
3 徐磊;基于SOC架构的可测性设计方法学研究[D];清华大学;2002年
4 杨德才;算术运算电路的通路时延故障测试[D];电子科技大学;2008年
5 李杰;低功耗内建自测试(BIST)设计技术的研究[D];东南大学;2004年
6 周彬;低测试成本的确定性内建自测试(BIST)的研究[D];哈尔滨工业大学;2010年
7 李锐;低功耗内建自测试设计方法研究[D];东南大学;2005年
8 朱彦卿;模拟和混合信号电路测试及故障诊断方法研究[D];湖南大学;2008年
9 潘张鑫;或—符合逻辑系统的可测性设计与测试[D];浙江大学;2007年
10 王永生;系统级芯片(SoC)可测试性结构及其优化的研究[D];哈尔滨工业大学;2006年
中国硕士学位论文全文数据库 前10条
1 李松坤;基于折叠计数器的多扫描链SoC内建自测试方法研究[D];合肥工业大学;2011年
2 刘军;基于多扫描链的集成电路内建自测试方法研究[D];合肥工业大学;2007年
3 胡少飞;基于MT-6000系统级模拟与验证的技术研究[D];长沙理工大学;2012年
4 程旺燕;基于等确定位切分的SoC内建自测试方法研究[D];合肥工业大学;2010年
5 马俊程;SATA内建自测试的电路设计与实现[D];西安电子科技大学;2007年
6 汪峻;针对SOC测试数据压缩的编码方法研究[D];合肥工业大学;2006年
7 胡志国;基于折叠计数器的集成电路低功耗BIST研究[D];合肥工业大学;2006年
8 陈萍;数字电路的多种子内建自测试及测试复用研究[D];华南师范大学;2005年
9 徐雨娟;基于多扫描链的测试数据压缩方法研究[D];合肥工业大学;2006年
10 邓小飞;基于I_(DDT)的BIST测试向量生成器的研究[D];湖南大学;2006年
 快捷付款方式  订购知网充值卡  订购热线  帮助中心
  • 400-819-9993
  • 010-62982499
  • 010-62783978