150-AP浮点乘法器的设计

【摘要】：本文主要介绍150-AP浮点乘法器的设计特点:采用4位×4位的乘法组件,该组件每4位相乘得到8位乘积,然后用进位存储加法树方案来实现部分积的累加;该乘法器的结构简单,层次少,乘法全过程为2个时间节拍(每节拍143 ns);该乘法器采用流水工作方式,每拍可产生一个乘法结果。文中还对一些相关性很强的可以自身链结成闭环流水操作的指令,作了特殊安排,提高了乘法效率。

下载App查看全文

下载全文更多同类文献个人查重>>智能排版>>

PDF全文下载

CAJ全文下载

(如何获取全文？欢迎：购买知网充值卡、在线充值、在线咨询)

CAJViewer阅读器支持CAJ、PDF文件格式，AdobeReader仅支持PDF格式

	【相似文献】
	【相似文献】

中国期刊全文数据库

前20条

1	刘竹松;陈平华;陈璟;;参数化可配置IP核浮点运算器的设计与实现[J];电子技术应用;2011年04期
2	;[J];;年期
3	;[J];;年期
4	;[J];;年期
5	;[J];;年期
6	;[J];;年期
7	;[J];;年期
8	;[J];;年期
9	;[J];;年期
10	;[J];;年期
11	;[J];;年期
12	;[J];;年期
13	;[J];;年期
14	;[J];;年期
15	;[J];;年期
16	;[J];;年期
17	;[J];;年期
18	;[J];;年期
19	;[J];;年期
20	;[J];;年期

中国硕士学位论文全文数据库

前7条

1	李晓静;64位高性能浮点乘法器的设计优化[D];国防科学技术大学;2010年
2	杨洪杰;YHFT-DX浮点乘法器的设计与实现[D];国防科学技术大学;2010年
3	周德金;32位高速浮点乘法器设计技术研究[D];江南大学;2008年
4	谷理想;一种高性能乘法器的设计与研究[D];江南大学;2009年
5	陈芳园;浮点处理单元设计关键技术研究与实现[D];国防科学技术大学;2008年
6	张镇;双精度64位浮点乘法运算单元的设计与实现[D];中南大学;2009年
7	张海南;基于FPGA的高性能32位浮点FFT IP核的开发[D];广西大学;2008年

	快捷付款方式		订购知网充值卡	订购热线	帮助中心
	微信支付支付宝银行卡	知网卡在线购卡更多>>	免费送卡上门银行汇款购卡邮局汇款购卡	400-819-9993 010-62982499 010-62783978	常见问题在线咨询阅读器下载	充值中心知网卡新手指南