如何用Verilog HDL来设计数字系统
【摘要】:详细阐述了硬件描述语言(HDL)的特点,并以用Verilog HDL设计Cache为例,说明如何采用自顶向下方法设计数字系统以及这种设计的优越性。
【相似文献】 | ||
|
|||||||||||||||||||||||||||||||||||||||||
|
|
|||||||||||||||||||||
|
|
|||||||||||||||||||||
|
【相似文献】 | ||
|
|||||||||||||||||||||||||||||||||||||||||
|
|
|||||||||||||||||||||
|
|
|||||||||||||||||||||
|